电机驱动板电流采集：MCU ADC 和 Sigma-Delta 到底有什么区别，怎么选？

hyowinner

电机驱动板电流采集：MCU ADC 和 Sigma-Delta 到底有什么区别，怎么选？

电机驱动板里常说“ADC 采集”和“Sigma-Delta 采集”，这句话严格来说并不准确：Sigma-Delta（ΣΔ）本身也是 ADC 的一种转换架构。工程上真正要比较的，通常是 MCU 片内 SAR ADC + 模拟前端，与 隔离 Sigma-Delta 调制器 + MCU 数字滤波模块（SDFM）或外置数字滤波 这两条电流采集链。两者的差别不只是分辨率，而是隔离位置、同步方式、有效数据延迟、抗共模瞬变能力和故障处理路径。

本文以三相 PMSM/BLDC 驱动板的分流电阻电流测量为例。结论先说：低压、紧凑、追求 PWM 同步和短控制延迟的板卡，片内 SAR ADC 通常更直接；高压相侧、隔离边界明确、共模瞬变严苛的应用，隔离 ΣΔ 调制器更有优势。最终仍要用完整信号链的时序和误差预算决定，不能只按“位数更多”选型。

图 1：两条典型相电流采集原理图。隔离 ΣΔ 方案把模数转换前移到高压侧，再将数字位流跨隔离栅送到控制器。

一、MCU 片内 SAR ADC：在确定的 PWM 窗口抓取一个瞬时值

SAR（逐次逼近）ADC 的典型链路是：分流电阻 Rshunt 输出毫伏级差分电压，经差分放大器、偏置和 RC 网络调理后，进入 MCU ADC。PWM 定时器在电流纹波相对平稳的窗口发出 SOC 触发，ADC 的采样保持电容在很短的采样孔径内获取电压，再通过内部 DAC 和比较器逐位逼近，最终把转换结果送给 DMA 或控制中断。

它的优势是时序直观。开发者可以把 ADC SOC 锚定在 PWM 中点或特定矢量区间，明确知道“哪个开关状态下测得了哪个相电流”。这很适合双/三电阻 FOC，也便于把采样、Clarke/Park 变换和电流环放在同一 PWM 周期内完成。

但 SAR 方案并不是“把放大器接到 ADC”就结束了。前端 RC 需要同时满足两件事：抑制开关尖峰，同时在 ADC 采样保持时间内让输入建立到允许误差内。源阻抗过高、RC 过大、放大器对共模阶跃恢复过慢，都会让 ADC 在正确的 PWM 时刻读到尚未稳定的值。低压侧分流时这种链路较简洁；若分流电阻处在高压相侧，模拟信号的共模范围、绝缘和布局难度会迅速上升。

二、Sigma-Delta：先形成高速位流，再由数字滤波产生控制量

ΣΔ 采集不是每个控制周期只“抓一个点”。调制器以较高时钟把输入编码为 1-bit 位流，并通过噪声整形把量化噪声推向高频；后级的 Sinc 或 FIR 数字滤波器按设定的 OSR（过采样比）抽取，输出低速、多位的电流结果。许多电机控制 MCU 的 SDFM 外设同时提供数据滤波、比较器阈值、PWM 同步和 FIFO 等功能。

高压电驱中常见的隔离 ΣΔ 调制器，输入侧紧靠相侧分流电阻，位流通过器件内部隔离栅输出至低压 MCU 侧。这样不需要把易受干扰的毫伏模拟信号跨过隔离边界，且隔离器件的共模瞬变能力可直接服务于功率桥附近的测量环境。注意，这并不表示输入侧布线可以随意处理：Rshunt 的 Kelvin 取样、输入保护、隔离电源、爬电距离和回流路径仍然决定实测效果。

图 2：SAR 从采样保持到结果寄存器的路径较短；ΣΔ 的可用多位结果要经过位流和抽取滤波，因此必须核算群延迟。

三、最容易被忽略的差异：延迟与相位，而非标称采样率

对 SAR ADC，主要核算“PWM 触发时刻 + 采样保持时间 + 转换时间 + DMA/ISR 调度”。对 ΣΔ 链路，还必须加入调制器时钟、OSR、滤波器阶数、滤波器启动/同步方式，以及 Data Ready 到控制中断的时间。Sinc^N 滤波器的通带、纹波和群延迟相互关联；提高 OSR 或滤波阶数通常能改善带内噪声，却也会让有效数据更晚到达。

因此不要拿“ΣΔ 调制器时钟 10 MHz”直接与“ADC 采样率 1 MSPS”比较。前者是位流速率，不是控制器每周期可用的电流更新率。也不要给所有器件套用固定的“ΣΔ 一定慢多少微秒”结论，实际数值取决于具体调制器、SDFM/FIR 配置和同步策略。应在目标 PWM 频率下实测并记录：PWM 同步点、输入变化时刻、第一帧可信数据就绪时刻，以及该延迟对电流环相位裕度的影响。

四、隔离、EMC 与保护：各自解决的问题不同

SAR 方案的强项是低成本、低延迟和实现简单，但需要模拟前端承受并抑制功率桥带来的共模跳变。ΣΔ 方案的优势并非“天然更精确”，而是能将测量转换放在高压侧，并以隔离后的数字位流穿越边界，特别适合相侧分流、高母线电压和高 CMTI 要求。

无论哪一种方案，都不能把控制采样链当成短路保护链。ADC 结果经软件电流环处理，或者 ΣΔ 数据经过抽取滤波后再到控制器，都存在可观测和计算延迟。严重过流、DESAT 或驱动器故障应经比较器、驱动器保护脚、SDFM 比较器或硬件逻辑直接触发 PWM Trip/关断；软件负责记录、降级和恢复策略。保护阈值、blanking 时间和关断时间必须由器件安全边界和台架波形验证。

五、选型建议：先按应用边界筛选，再做闭环验证

1. 低压小功率、成本敏感、紧凑 FOC：优先评估片内 SAR ADC。使用三电阻或低边分流时，PWM 同步采样和校准流程较容易闭合。
2. 高压相侧、大功率或隔离要求明确：优先评估隔离 ΣΔ 调制器与具备 SDFM 的 MCU。确认隔离等级、输入范围、调制器时钟、数字接口兼容性、隔离电源与 PCB 安全距离。
3. 高带宽电流环：不要按“ADC 类型”下结论。把传感器/前端、滤波器、数据就绪、任务执行到 PWM 更新的全链路延迟换算为电角度误差和相位裕度后再比较。
4. 多相一致性：SAR 关注多 SOC 的触发和转换顺序；ΣΔ 关注多通道滤波器的 OSR、时钟源和 PWM 同步/复位。各相数据不对齐会直接表现为 dq 电流误差。

图 3：选型要同时覆盖控制时序和保护边界；在 MBD 中，SAR 与 ΣΔ 的采样链应使用不同的动态模型。

六、MBD 建模与验证：不要把电流真值直接接进控制器

在 MIL/SIL 中，SAR 采样链至少应包含比例系数、零偏、噪声、RC 动态、采样保持、量化、转换延迟、饱和和 PWM 触发相位。ΣΔ 采样链则应额外体现抽取滤波器的输出节拍与群延迟；不需要逐位仿真全部位流时，也应以等效低通、离散输出周期和经台架标定的延迟替代。

建议把采样链独立为 Plant 与 Controller 之间的组件，并将 `Offset`、`Gain`、`SamplePhase`、`DataReadyDelay`、`FilterOSR`、`OverCurrentThreshold` 等量纳入配置管理。HIL 和台架测试至少覆盖：零漂和增益误差、ADC/调制器饱和、PWM 边沿干扰、滤波器重启后的首帧数据、通道失步、时钟或位流异常、传感器开路/短路，以及硬件关断的响应时间。这样模型、自动代码与实板才有同一套可追溯的采样假设。

结论

MCU SAR ADC 与隔离 Sigma-Delta 不是简单的“低端对高端”。前者擅长在确定 PWM 窗口以短、可控的延迟获取电流；后者擅长在高压共模环境中将转换与隔离结合，但需要认真处理数字滤波和群延迟。选型时先定义分流位置、隔离边界、目标 PWM/电流环带宽和保护时间，再用完整时序预算和 MIL-SIL-HIL-台架证据做判断，才能避免控制器拿到“看似很精确、实际已经过期”的电流值。

参考资料

1. TI：AMC1303x 隔离 Sigma-Delta 调制器数据手册
2. TI：C2000 SDFM 驱动与滤波器配置说明
3. TI：C2000 SDFM API 参考